На каких триггерах можно нельзя сделать счетчик с последовательным переносом и почему

Счетчики с последовательным переносом

Суммирующий счетчик должен функционировать так, чтобы при поступлении на его вход одного импульса записанное в нем число увеличилось на единицу. Принцип построения суммирующего счетчика следует из правила прибавления к двоичному числу единицы. В соответствии с этим правилом, например, трехразрядный счетчик должен последовательно принимать состояния 000, 001, 010, 011, 100, …, 111.

Видно, что триггер младшего разряда переключается каждым счетным импульсом, т.е. входом счетчика служит вход этого триггера. Состояния второго и третьего триггеров меняются соответственно каждым вторым и четвертым импульсом. Это обеспечивается последовательным соединением триггеров.

Из правила прибавления к двоичному числу единицы также известно, что изменение значения i-го разряда происходит тогда, когда до прибавления очередной единицы все предыдущие разряды были единицами. Отсюда следует правило: если триггеры имеют прямой счетный вход, то он подключается к инверсному выходу предыдущего триггера; если имеет инверсный вход, то он подключается к прямому выходу.

Иллюстрирующий пример трехразрядного суммирующего счетчика с временными диаграммами работы и условным изображением приведен на рис. 1. Счетчик может принимать 8 различных состояний, которые повторяются через каждые 8 входных импульсов (K_n=8). С наибольшей частотой переключается триггер младшего разряда, следовательно, разрешающая способность счетчика определяется временем задержки переключение триггера (Т_ст=Т_тг). Это положение распространяется на все типы двоичных счетчиков.

Рисунок 1 — схема (а), условное графическое обозначение (б) и временные диаграммы трехразрядного суммирующего счетчика с последовательным переносом.

Данный счетчик называют счетчиком с последовательным переносом, так как переключение триггера i-го разряда происходит в результате последовательного переключения всех предыдущих триггеров младших разрядов, т. е. информация распространится по цепочке триггеров последовательно. Время установления счетчика

Это говорит о том, что если, например, необходимо снимать информацию после каждого входного импульса, период следования их должен быть T>nT_ТГ.

Существенное ухудшение быстродействия с ростом разрядности — основнй недостаток счетчиков с последовательным переносом.

Вычитающие счетчики

При подаче на вход вычитающего счетчика одного счетного импульса ранее записанное в нем число уменьшается на единицу. Принципы построения вычитающих счетчиков основаны на правилах вычитания двоичных чисел и отличаются от принципов построения суммирующих счетчиков лишь тем, что если триггеры имеют прямой вход +1, то его подключают к прямому выходу предыдущего триггера, если вход инверсный, то подключают к инверсному выходу.

На рис. 2 приведен пример, аналогичный рис. 1. Здесь дополнительный вход S позволяет предварительно устанавливать все триггеры в единичное состояние.

Заметим, что данный счетчик можно рассматривать как суммирующий, а суммирующий (рис. 1) — как вычитающий при инвертировании выходных сигналов Q_i, или съеме информации с выходов Q_i.

Реверсивные счетчики

Они могут работать как в режиме суммирования, так и вычитания Переключение режимов осуществляется коммутацией счетных входов всех триггеров (кроме триггера младшего разряда) инверсным или прямым выходам предыдущих триггеров (рис. 3). Переключение режима выполняет сигнал разрешения Е’. При Е’=1 прямой вход i-го триггера коммутируется к прямому выходу (i — l)-го триггера, что соответствует режиму вычитания. При E’=0 вход подключается к инверсному выходу, и триггер становится суммирующим.

Универсальность реверсивного счетчика достигается ценой введения дополнительно n-1 логических элементов и ухудшения быстродействия:

где t_ЗД.СР — среднее время задержки переключения ЛЭ И-ИЛИ.

Заметим, что правило соединения информационных входов триггеров для получения суммирующих и вычитающих счетчиков распространяется и на счетчики с ускоренным переносом. Поэтому с целью сокращения материала ниже рассматриваются счетчики только суммирующего типа.

Суммирующий счетчик с последовательным переносом

Принцип построения рассмотрим на примере 3-х разрядного счетчика. Так как число триггеров N=3, то максимальное число перебираемых комбинаций, т.е. модуль счета К_СЧ=2 М =8. Естественный порядок смены состояний счетчика приведен в таблице 4.19.

В качестве исходного принято состояние, которое определяется нулевым уровнем на выходах всех триггеров, т.е. Qi=Q2=Q3=0. С приходом очередного счетного импульса к содержимому счетчика прибавляется единица. При этом увеличивается на единицу номер состояния счетчика, являющийся десятичным эквивалентом соответствующего данному состоянию двоичного числа. Так, например, после 1-го импульса счетчик переходит в состояние Qi=l, Q₂ = Q₃ = 0 (десятичный эквивалент — 1). После 5-го импульса счетчик находится в состоянии Qi=l, Q₂=0, Q₃=l (число 5) и т.д.

номер вход, импульса

Анализ таблицы 4.19 показывает, что изменения состояния каждого последующего разряда происходят при изменении состояния предыдущего разряда от 1 к 0. Это означает, что всякий раз, когда данный триггер в счетчике переходит из состояния 1 в 0, на его выходе должен формироваться сигнал переноса, опрокидывающий следующий триггер. Если же данный триггер переходит из 0 в 1, то сигнала переноса на его выходе не должно быть.

Анализ таблицы 4.19 позволяет сделать следующие выводы:

• 1. Для построения счетчика необходимо брать счетные триггеры (Т-, TV-типа; JK- или D-триггеры, преобразованные в Т-триггеры; триггеры с динамическим управлением).
• 2. Так как срабатывание последующего триггера происходит при перепаде на прямом выходе Q предыдущего триггера от 1 к 0, то триггеры должны быть 2-х ступенчатой структуры (они изменяют свое состояние с окончанием входного импульса).
• 3. Если входы триггеров прямые статические, то необходимо соединять прямой выход Q предыдущего триггера с прямым входом следующего триггера.

На основании этих выводов и построена схема асинхронного 3-х разрядного суммирующего счетчика на Т-триггерах (рис.4.81). На этом же рисунке приведены временные графики работы этого счетчика.

Рис.4.81 Схема асинхронного 3-х разрядного суммирующего счетчика на Т-триггерах, временные графики работы и У ГО счетчика.

Перед началом работы счетчик устанавливается в исходное состояние Qi=0, i=l,3- Для этого по шине «Уст.О» кратковременно подается импульс на установочные входы R каждого триггера. После подачи 1-го счетного импульса счетчик перейдет в состояние: Qi=l, Q₂=0, Q₃=0. (Двоичное число «001» — десятичный эквивалент «1»).

Переход счетчика в это состояние произойдет при перепаде входного импульса от 1 к 0 с временной задержкой t_T. После окончания 2-го счетного импульса триггер вновь сработает и на его выходе образуется перепад от 1 к 0. Поэтому с задержкой t_T триггер ТТ₂ перейдет в состояние Q₂=l. Триггер ТТ₃ останется в состоянии Q₃=0, т.к. на выходе Q₂ был перепад от 0 к 1. Итак, после 2-го счетного импульса счетчик перешел в состояние Qi=0, Q₂=l, О₃=0, что соответствует двоичному числу «010» и т.д.

После 7-го импульса все триггеры перейдут в состояние: Qi=l, Q₂=Q₃=1 (двоичное число «111»). Следующим 8-м импульсом счетчик переводится в состояние: Qj=0, i=l,3, т.к. на выходах Qi и Q₂ образуются перепады от 1 к 0. Счет числа импульсов в счетчике начинается сначала. Информация о количестве подсчитанных импульсов отображается на выходах Q_b Q₂, Q₃, например, с помощью лампочек.

Из временных диаграмм видно, что в наихудшем случае установление нового состояния счетчика происходит с задержкой, равной утроенной задержке переключения одного триггера t_T, что обусловлено распространением сигнала переноса через все разряды счетчика. В общем случае быстродействие счетчика оценивается формулой:

где Т₀ — период следования счетных импульсов; t_c — длительность счетного импульса; t_T — задержка переключения одного триггера;

N — число триггеров в счетчике;

t_C4 — время необходимое для считывания результата.

Из формулы (4.26) видно, что в счетчике с последовательным переносом неэффективно используется быстродействие триггеров, что обусловлено зависимостью времени установления нового состояния счетчика от его разрядности. В этом и состоит существенный недостаток счетчика с последовательным переносом.

УГО рассмотренного счетчика приведено на рисунке 4.81. В левом поле показан вход счетчика (вход Ti триггера младшего разряда) и установочный вход R. В правом поле указывается «вес» каждого разряда кода.

Вычитающий счетчик с последовательным переносом Вычитающий счетчик с последовательным переносом имеет обратный порядок смены состояний: с приходом очередного счетного импульса содержащееся в счетчике число уменьшается на единицу (таблица 4.20).

номер вход, импульса

Проанализировав таблицу 4.20, можно сделать выводы:

• — для построения вычитающего счетчика также необходимы счетные триггеры 2-х ступенчатой структуры;
• — срабатывание последующих триггеров происходит при перепаде на прямых выходах Qi предыдущих триггеров от 0 к 1.

Однако, если входы триггеров прямые статические, то срабатывание триггеров 2-х ступенчатой структуры происходит при перепаде от 1 к 0. Но такой перепад образуется на инверсных выходах Q; триггеров. Следовательно, при построении вычитающего счетчика необходимо соединить инверсный выход О; каждого предыдущего триггера с прямым входом последующего тригге-

ра. Схема вычитающего счетчика и временные графики его работы (без учета задержек переключения триггеров) показаны на рисунке 4.82.

Рис. 4.82 Схема асинхронного 3-х разрядного вычитающего счетчика на Т-триггерах, временные графики работы и У ГО счетчика

Рассмотрим логику работы счетчика. Перед началом счета все триггеры устанавливаются в Qj=l кратковременной подачей 1 на установочные входы S.

Первый счетный импульс переводит триггер младшего разряда ti в Qi=0 (Qi=l) после его окончания (т.к. схема триггера 2-х ступенчатая). Остальные триггеры состояния не изменяют (см. графики).

С поступлением следующего счетного импульса триггер младшего разряда вновь изменяет состояние: из Qi=0 переходит в Qi=l, но теперь на его инверсном выходе происходит перепад из 1 в 0. Следовательно, состояние 2-го триггера изменится на противоположное (Q2=0, a Q₂ =1).

Далее процессы повторяются аналогично: всякий раз, когда состояние предыдущего триггера по прямому выходу Qj изменяется из 0 в 1, на инверсном выходе Qj происходит изменение из 1 в 0, что приводит к срабатыванию последующего триггера.

После 7-го счетного импульса все разряды счетчика устанавливаются в Qi=0 (Qi=l) и при подаче 8-го импульса все триггеры последовательно изменяют свое состояние на противоположное (по логике работы 2-х ступенчатого триггера). Счетчик возвращается в исходное состояние, когда во всех его разрядах записана 1.

Быстродействие вычитающего счетчика оценивается той же формулой (4.26), т.е. такое же, как и суммирующего счетчика.

МетодичкаПоИнформатикеИТ-ИИ. Мирэа российский технологический

Примеры дополнительных вопросов, которые могут возникнуть на защите практической работы:

• Что такое цифровой автомат?
• Что такое счетчик?
• Приведите пример простейшего счетчика?
• Перечислить основные параметры счетчика и дать им определение.
• Классификация счетчиков.
• Что такое счетчик с последовательным переносом?
• Что такое счетчик с параллельным переносом?
• На каких триггерах можно (нельзя) сделать счетчик с последовательным переносом и почему?
• На каких триггерах можно (нельзя) сделать счетчик с параллельным пе- реносом и почему?
• Заданы максимальное значение и шаг счетчика. Требуется определить его модуль счета.
• Другие вопросы и задачи по теме работы.

РАЗДЕЛ №3: АЛГОРИТМИЧЕСКИЕ ОСНОВЫ ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ

Введение к разделу

В рамках рассматриваемого раздела студент должен выполнить всего одну работу, посвященную разработке алгоритма решения учебной задачи по обра- ботке данных и его реализации на любом известном языке программирования, поддерживающем структурно-модульный подход. Для реализации также допус- кается использование учебных алгоритмический языков: Кумир, Scratch, Испол- нители.

На территории Российской Федерации действует единая система про- граммной документации (ЕСПД), частью которой является Государственный стандарт — ГОСТ 19.701-90 «Схемы алгоритмов программ, данных и систем». Этот ГОСТ практически полностью соответствует международному стан- дарту ISO 5807:1985.

Разрабатываемый в рамках данной работы алгоритм должен быть пред- ставлен в виде блок-схемы, изображенной по правилам указанного ГОСТа. Рас- смотрим условные графические обозначения, взятые из ГОСТа, которые, скорее всего, потребуются для изображения алгоритма.

Терминальный блок (терминатор)

Символ, с которого начинается и заканчивается алгоритм любой про- граммы или подпрограммы (рис. 54). Тип возвращаемого значения (для алго- ритма функции) и список аргументов, передаваемых в подпрограмму, обычно указывается в комментариях к блоку терминатора. Блоки «начало» и «конец» у любого алгоритма могут быть только одном экземпляре.

Рис. 54 Терминатор начала и конца работы программы (процедуры, функции)

Блок ввода/вывода

В ГОСТ определено множество символов ввода/вывода, например, вывод на магнитные ленты, дисплеи и т.п. Если источник данных не принципиален, то обычно используется один символ в виде параллелограмма (рис. 55). Подробно- сти ввода/вывода могут быть указаны в комментариях.

Счетчики с последовательным переносом

Представляют собой цепочку триггеров, в которой импульсы, подлежащие счету поступают на вход первые триггера, а сигнал переноса передается последовательно от одного разряда к другому.

Суммирующий счетчик

Все триггеры должны быть счетными, чтобы изменять свое состояние под действием каждого переключающего периода.

Т – последовательность входных импульсов, — состояние триггеров.

Вычитающий счетчик

Чтобы вычислить принципы построения вычитающего счетчика, вычитаем из двоичного числа единицу.

Сравнив исходное число и результат 111001 и 111000; 111000 и 110111, получим:

младший разряд исходного числа переключается всегда

более старший разряд переключается, если предыдущий переключается из 0 в 1.

По входам Sв разряды счетчика заносится двоичное число, у которого следует вычесть число, представляемое количеством входных импульсов.

Достоинство счетчиков с последовательным переносом:

наращивание разрядности осуществляется подключением нужного количества триггеров к выходу последнего триггера.

Сравнительно низкое быстродействие, т. к. триггеры последовательно срабатывают один за другим;

из – за накопления временных сдвигов на выходах таких счетчиков могут появляться кратковременные ложные импульсы.

Максимальная частота счета определяется выражением:

где – число разрядов;

– задержка переключения одного триггера;

/>– время срабатывания внешнего элемента или считывающей схемы.

Счетчики с параллельным переносом

Данные счетчики состоят из синхронных триггеров. Счетные импульсы подаются одновременно на все тактовые входы, а переключение разрядов в нужной последовательности обеспечиваются логическими цепями, которую при поступлении входного импульса одни триггеры удерживают от переключения, а другим разрешают переключиться.

Суммирующий синхронный счетчик

Схема этого счетчика строится в соответствии с логикой работы суммирующего счетчика – очередной разряд счетчика должен переключаться входным импульсом в 1, когда все предыдущие разряды уже находятся в этом состоянии.

Схема счетчика построена на JK– триггерах. На тактовые входы С всех триггеров счетные импульсы поступают одновременно со входа Т. Триггерпереключается каждым счетным импульсом, т. к. на его входыJиKподается “1”. Остальные триггеры переключаются счетными импульсами при следующих условиях:

более высокая помехоустойчивость, т. к. в паузах между импульсами триггеры блокированы.

Меньшая нагрузочная способность отдельных разрядов из – за дополнительной нагрузки внутренними связями.

Реверсивный синхронный счетчик

Такой счетчик работает как на сложение, так и на вычитание. Для изменения направления счета, т. е. для перехода от сложения к вычитанию и обратно необходимо изменять подключения входа последующего триггера к выходам предыдущего.

Для этого на объединенные входы JиKкаждого триггера подается конъюнкция сигналов с выходов предыдущих триггеров, а через схему ИЛИ они могут подключаться либо к прямому, либо к инверсному выходу в зависимости от логического уровня на входе +/-. При единичном уровне осуществляется сложение входных импульсов, а при нулевом сигнале происходит вычитание.